Follow

Oups, adieu les 🤣 Pov’ @stman, le retour au boulier compteur va être rude…

@aeris Le contournement est assez facile. J'ai publié plein de choses sur le sujet. J'en ai beaucoup parlé.

@stman Et bien on te répondra pareil pour tes pseudos backdoors de partout : « y’a un papier, et les contournements sont assez faciles »

@aeris Je t'ai pas attendu pour étudier ca, trouver des parades, et travailler également aux FPGA Libres. Mais même sans eux, ce qui intéressant de noter c'est que la structure même des FPGA n'intégrant pas de CPU compagnon, la nature des backdoors est toujours la même, un genre de circuitrie JTAG pilotée par canaux cachés.

@stman Backdoor bien pire que ce que tu peux obtenir d’un CPU, puisque lui est coulé dans le silicium donc ne peut pas trop être réécris par là, alors que ton FPGA peut être complètement modelé à la guise de l’attaquant…

@aeris Oui mais, les contremesures sont radicales, faciles, et très efficaces, et extrêmement simples.

On peut facilement émuler des FPGA libres grâce à elles, alors qu'il est difficile de faire la même chose pour un gros CPU.

@stman On te répond exactement la même chose de notre point de vue « soft » hein… 🤦

@aeris En ayant pas le code source, oui, ca va etre dur, sauf pour ARM.

@aeris En respectant tous les timings originaux de chaque instruction, c'est du taff. J'ai jamais dit que c'était impossible, j'ai juste dis c'est du taff.

Va falloir que t'arrêtes d'essayer de me faire passer pour un abruti pour cacher le fait que t'as contribué à me piller une invention de premier plan pour tout refourger à Intel et ARM.

@stman C’est d’autant moins complexe de respecter les timings (et où à la limite tu t’en contrefiches sur un CPU, les fonctions n’étant que peu dépendantes du temps) là où le timing est massivement important en FPGA…

@aeris Blablabla.

T'as jamais concu une putain de carte mère à l'ancienne de ta vie, tu fermes ta gueule de petit roquet de la mafia du NRx.

Et tu me lâches les basques.

Va sucer la bibite à Bezos.

@stman C’est con que j’ai balancé la breadboard il y a 1 mois sinon je t’aurais envoyé les photos, mais j’ai fais de la mobo à l’ancienne, avec des EEPROM et du fil à wrapper à la mimine !

@aeris Alors tu saurais que respecter les timing des instructions originales à son importance, si on veut pouvoir remplacer un processeur original par un clone émulé en FPGA.

@stman Ce qu’on ne cherche justement pas à faire ici. Ça tombe bien…

@stman J’ai juste dit qu’émuler un CPU par du soft, on sait parfaitement faire, y compris quand on n’a pas les plans du matos et sans avoir à se préoccuper du timing (une instruction CPU n’est pas dépendante du temps et tout est pipeliné par le CPU lui-même par construction)

@stman Alors qu’émuler un FPGA, c’est complexe parce que le timing y est justement très important (et c’est pour ça que la plupart des logiciels de simu demande de la puissance de calcul et des préoccupations temps réel), et sans les plans c’est mission impossible.

@aeris Je ne discute pas avec les traitres cyber-impérialistes de la mafia du NRx.

Si tu respectes pas les timings, ton clone risque de faire planter de nombreuses cartes mères, qui elles, s'attendent a des timings bien précis.

Sur ce, bonne soirée la mafia du NRx.

Et bon vent.

@aeris On joue avec le temps, comme en crypto, partant du principe que les canaux cachés sont pas très rapides, et que l'attaquant a besoin d'un certain temps avant de savoir quoi modifier dans la configuration d'un FPGA. Reseter un FPGA toutes les 10 minutes, et charger un bitstream compilé avec un seed different, et le tour est joué. Mais on peut appliquer plein d'autres stratégies supplémentaires. Vive la résilience.

@stman Ce qu’on peut aussi faire parfaitement et plus facilement avec un logiciel… Si tu cherches des arguments, trouves-en qui ne s’appliquent pas d’autant plus aux cas des logiciels… 😑

Sign in to participate in the conversation
Mastodon

The social network of the future: No ads, no corporate surveillance, ethical design, and decentralization! Own your data with Mastodon!